This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(54) MANUFACTURING DEVICE FOR SEMICONDUCTOR DEVICE

(11) 58-31517 (A)

(43) 24.2.1983 (19) JP

(21) Appl. No. 56-129681


(22) 19.8.1981

(71) NIPPON DENKI K.K. (72) UMIHIKO SAITOU

(51) Int. Cl3. H01L21/205,H01L21/31

PURPOSE: To clearly observe inside by preventing a film from disposing to a furnace wall and to permit temperature measurement by a method wherein gas containing no film forming substance blows to a part of a transparent bell

CONSTITUTION: Semiconductor substrates 3 are placed on a receptacle 2. With current flowed to a coil 5 by a high-frequency power source 6, the receptacle is heated by the induced current and the semiconductor substrates placed on the receptacle are heated. Next, with gas containing a film forming substance flowed from A, the gas blows off from a nozzle 7, and chemical reaction is produced on the heated semiconductor substrates and films are formed on the semiconductor substrates. At that time, a small amount of gas containing no film forming substance flows from B to blow off the gas from a nozzle 4.



(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 58-31518 (A)

(43) 24.2.1983 (19) JP


(21) Appl. No. 56-129962

(22) 19.8.1981 (71) MATSUSHITA DENKI SANGYO K.K. (72) SHIGENOBU AKIYAMA(1)

(51) Int. Cl3. H01L21/205, H01L21/74

PURPOSE: To compose a flat buried diffusion layer without projected parts at the end section to an epitaxial crystal layer and to improve the electrical characteristics of an element formed on the epitaxial crystal layer by a method wherein an oxide film is selectively formed with taper at the end section of an oxide film for impurity diffusion mask.

CONSTITUTION: An oxide film 22 for impurity diffusion mask is formed on an N type silicon substrate 21 and a desired resist pattern 23 is formed by a photo mask process. The oxide film 22 is selectively etched by etchant added strong acid to the buffer etchant of the oxide film and taper is provided at the circumference end section of the oixde film 22. Next, the resist is removed to apply an N type impurity and thermal treatment at 900~1,000°C is applied. In this way, a silica film 24 has nearly equal film thickness at the projection section and recessed section at the surface of the substrate 21 and a buried diffusion layer 25 is formed in flat and smooth shape without projected part at the circumference. Next, the oxide film 22 and the silica film 24 are entirely removed from the surface of the silica substrate 21.



(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 58-31519 (A)

(43) 24.2.1983 (19) JP

(21) Appl. No. 56-129029


(22) 18.8.1981

(71) TOKYO SHIBAURA DENKI K.K. (72) JIROU OOSHIMA(3)

(51) Int. Cl3. H01L21/22

PURPOSE: To obtain an impurity diffusion layer having deep junction depth and high surface density with good accuracy by a method wherein a third thin film is formed on a semiconductor substrate in addition to two thin films.

CONSTITUTION: A first thin film 11 consisting of silicon dioxide is formed with a thickness of about $1.5\mu m$ on the whole surface of a semiconductor substrate 10 by a thermal oxidation method. Next, a second thin film 12 consisting of silicon nitride is formed with a thickness of about 300 Å on the whole surface of the first thin film 11. Ion implantation of gallium Ga atom, for example, is applied to the inside of the first thin film 11 through the second thin film 12. Furthermore, a third thin film 14 consisting of silicon nitride is formed with a thickness of about 700 Å on the whole surface of the second thin film 12. Thermal treatment is applied for about 200hr under nitrogen atmosphere of 1,200°C and the implanted gallium is diffused to the semiconductor substrate 10 from the first thin film 11 and a P-type impurity region 14 is formed.



(9) 日本国特許庁 (JP)

印特許出願公開

⑫公開特許公報(A)

昭58—31519

வா. Cl.3 H 01 L 21/22

識別記号

广内整理番号 7738-5F

砂公開 昭和58年(1983) 2月24日

発明の数 1 審査請求 未請求

(全 4 頁)

の半導体装置の製造方法

20特

昭56-129029

ДН

瓸 昭56(1981) 8 月18日

の発明 者 大島次郎

> 川崎市幸区小向東芝町1番地東 京芝浦電気株式会社トランジス タエ場内

の発 明者 越野裕

> 川崎市幸区小向東芝町1番地東 京芝浦電気株式会社トランジス タエ場内

⑫発 明 者 安島隆

川崎市幸区小向東芝町1番地東 京芝浦電気株式会社トランジス

タエ場内

⑫発 明 者 米沢敏夫

川崎市幸区小向東芝町1番地東 京芝浦電気株式会社トランジス

タエ場内

വെ 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦 外2名

1. 強明の名称

半導体装置の製造方法

2.特許請求の範囲

1 導電型の半導体基板の表面に第1の薄 旗を形成する工程と、鉄第1の弾旗の表面に鉄 第1の薄膜より小さい不純物拡散係数を有する 第2の薄膜を形成する工程と、鉄第2の薄膜を 通して前記第1の薄膜に前配蓋板と反対導電型 の不純物をイオン注入して不純物領域を形成す る工程と、前配第2の存其の表面に前配第1の **薄膜より小さい不純物拡散係数を有する第3の** 薄膜を形成する工程と、熱処理により前配不純 物価域の接合限さを所定の限さに設定する工程 とを有するととを特象とする半導体装置の製造 方法。

(2) 自己第1の草葉が酸化ケイ素質さたはオ キシ硫化ケイ素膜または多結晶シリコン膜であ り、前配第2分よび第3の専族が窒化ケイ素膜 または世化アルミニウム膜または炭化ケイ素膜 またはオキシ強化ケイ素膜である特許請求の範 囲第1項記載の半導体装置の製造方法。

(3) 前配不純物がガリュウム (Ga)またはアル ぇニウム (Ad)である特許請求の範囲第1項また は第2項記載の半導体装置の製造方法。

3.発明の詳細な説明

本発明は、半導体装置の製造方法に関する。 従来、第1図に示す如く、多数個の半導体基 板』を軟置したポート3を拡散炉3内に収納し、 との拡散炉 3 内にガリュウム Ga またはガリュウ ム・ゲルマ Ga-Ge からたる拡散隊 4 を設置して 封管拡散を行りことにより、ガリュウム Ga を不 純物とするP型領域を半導体基板 1 内に形成し て P-N 接合を有する半導体装置を製造していた。

しかしながら、との半導体装置の製造方法で ... は、半導体蓄板』中に導入される不鈍物 (Ga)の 並は、拡散隊4の重量によって劉脅したければ ならないために所望のシート抵抗、接合深さを 有するP型領域を得ることは難しく、拡散炉は のロッド毎のはらつきも大きい欠点があった。

また、封管状態でなく関放された雰囲気中で在 入法により半導体基製内に不純物を注入して不 純物質域を形成する方法が開発されているが、 不純物がガリュウム原子が半導体基板及びその 表面に形成された保護値から外部に拡散するた め、削述の方法と同様に所望の不純物質域を形 成するとが難しい問題があった。

そとで、同一出版人により特質的 55-171304 号にかいて、半導体基板の表面に第 1 の薄膜を通び第 2 の薄膜を順次形成し、これらの薄膜を通して所望の不純物をイオン注入した後、熱処理によって注入された不純物を拡散せしめ所定の接合深さの不純物領域を形成するようにした半導体装置の製造方法が提案された。

との発明は上記特顧昭第55-171304号に記載された半導体装置の製造方法を発展的に改 良し、接合課さが大きく、表面濃度の高い不純 物拡散層を精度よく得ることができる半導体装 置の製造方法を提供することを目的とする。

次に、第2回(C)に示す如く、1200℃の資素 界田気中で約200時間触処理を施し、注入されたガリュラムを第1の存譲11から半導体基 級10へ拡散せしめ、半導体基板10内にシート抵抗が約800~、接合限さ100~00円型の 不称物質域14を形成する。

とのようにとの半導体装置の製造方法によれば、半導体基板 1 m の表面に第 1 の存実 1 J 及び第 2 の存実 2 J 及び 2 の存実 3 J を形成した 5 C たちの 7 展 2 J を 3 J を 3 J を 3 J を 3 J を 4 J を 4 J を 5

以下、本発明の実施例を第2回(A)乃至同図(C) を参照して説明する。

先ず、第2回(Nド示す如く、例えば、面指数 1111、抵抗率5000.cm、N 導電型の半導体基板 100段面全面に熱限化法等により二酸化ケイ素からなる第10薄膜110段面全面に確化ケイ素からなる第2の薄膜12を厚さ約300%形成する。とこで、第10薄膜11は、二酸化ケイ素の他にもオキシ強化ケイ素や多結晶シリコンなどで形成しても良い。第2の薄膜13は、強化ケイ素の他にも酸化アルミニウム、炭化ケイ素、或はオキシ強化ケイ素などで形成しても良い。

次に、第2の薄膜13を通して第1の薄膜11内に 例えば J_{a} J_{a}

さらに、 同図(以に示す如く、 第2 の 尊順 1 3 の表面全面に、 登化ケイ集からなる第3 の 尊順

11,13を通して新知的を選手を受け、 12にして、 12には、 12には、 12には、 13には、 13には、

さらに第3の存譲13を形成するようにした 理由は大きく分けて2つある。すなわち、第1 は、高級度にイオン注入された版に第2の存譲 13中の原子間結合が多数切断され、第2の存 膜13中のピンホール率がイオン注入しない場合に比べ異常に高くなるが、次工程の熱処理に かいてがり、ケム原子外部拡散(Out-diffusion)

特開昭58- 31519(3)

量が増大することを防止することである。ことで、イオン住入により損傷を受けた第2の際膜13は、比較的低温(600~1000で)の熱処理を施すことによって大部分回復するが、初期のピンホール事までは回復しない。さらにこのような高速度で無い接合を必要とする素子は少の果子面積も大きく、ピンホール事の増大は少質の低下を招くことになる。

1 0 -- 半導体基板、1 1 -- 第 1 の薄膜、1 2 -- 報 2 の薄膜、1 3 -- 第 3 の薄膜、1 4 -- 不細物領域。

出願人代理人 弁理士 鈴 江 坎 彦

ウム原子は変ちに気相中へ拡致してしまい。 実践 1 の 存譲 1 1 1 から 表 で の に が 原子 を 第 1 の 存譲 1 1 1 から 接 合 保 で が は か よ び 第 3 の 存譲 1 3 の 度 厚 で か と な る 。 は し 、 第 2 の 度 厚 で な と の か 返 電 圧 に よ る 不 純 物 原子 の 飛 程 に よって 決 定 さ れ る 。

なか、上配実施例では不純物原子としてガリ 。ウムを用いたがとればアルミニウムでもよい ものである。

以上述べたようにとの発明によれば、接合深さが大きく、表面満定の高い不純物拡散層を精度よく得るととができる半導体装置の製造方法を提供するととができる。

4 図面の簡単な説明

第1図は従来の半導体装置の製造方法を示す 説明図、第2図(4)乃至(5)は本発明の半導体装置 の製造方法を工程順に示す説明図、第3図は窒 化ケイ素膜の膜厚に対するピンホール率を示す 図である。

